

(43)Date of publication of application : 15.04.1994

(51)Int.Cl.

H04N 1/40
G06F 15/70

(21)Application number : 04-249437

(71)Applicant : CANON INC

(22)Date of filing : 18.09.1992


(72)Inventor : FUNADA MASAHIRO
TAKARAGI YOICHI
UDAGAWA YUTAKA
OTA KENICHI
OTA EIJI

(54) PICTURE PROCESSOR

(57)Abstract:

PURPOSE: To decide a specific original based on character data of a same specific original even with a picture input from a different input equipment.

CONSTITUTION: A discrimination circuit 409 of a color copying machine corrects the characteristic of an inputted full color picture signal in response to a prescribed correction content to obtain a correction picture signal and to extract a characteristic in the correction picture signal and discriminates the similarity between the extracted characteristic and the characteristic of the specific original prepared in advance. An OR circuit 410 revises the processing content of the entered full color picture signal in response to the similarity 5 to be discriminated.



LEGAL STATUS

[Date of request for examination] 20.09.1999

[Date of sending the examiner's decision of rejection] 20.05.2002

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平6-105136

(43) 公開日 平成6年(1994)4月15日

(51) Int.Cl.⁵

H 0 4 N 1/40

G 0 6 F 15/70

識別記号

庁内整理番号

F I

技術表示箇所

Z 9068-5C

4 6 0 Z 8837-5L

審査請求 未請求 請求項の数8(全16頁)

(21) 出願番号 特願平4-249437

(22) 出願日 平成4年(1992)9月18日

(71) 出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72) 発明者 船田 正広

東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

(72) 発明者 宝木 洋一

東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

(72) 発明者 宇田川 豊

東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

(74) 代理人 弁理士 大塚 康德 (外1名)


最終頁に続く

(54) 【発明の名称】 画像処理装置

(57) 【要約】

【目的】異なる入力機器からの画像入力があっても、同一の特定原稿の特徴データによって特定原稿の判定を行うことができる。

【構成】カラー複写機において、判定回路409は、入力されたフルカラー画像信号の特性を所定の補正内容に応じて補正し、補正画像信号を得て、補正画像信号中の特徴を抽出し、その抽出された特徴と予め用意された特定原稿の特徴との類似度を判定し、OR回路410は判定された類似度に応じて入力されたフルカラー画像信号の処理内容を変更する。



1

【特許請求の範囲】

【請求項1】 入力されたカラー画像信号の特性を補正し、補正画像信号を得る補正手段と、
前記補正手段により得られた補正画像信号中の特徴を抽出する抽出手段と、
前記抽出手段により抽出された特徴と予め用意された特定原稿の特徴との類似度を判定する判定手段と、
前記判定手段により判定された類似度に応じて前記入力されたカラー画像信号の処理内容を変更する変更手段とを備えることを特徴とする画像処理装置。

【請求項2】 前記補正手段は、前記入力されたカラー画像信号のゲインもしくはオフセットに関わる線形な補正を行なうことを特徴とする請求項1記載の画像処理装置。

【請求項3】 前記補正手段は、前記入力されたカラー画像信号を非線形に補正することを特徴とする請求項1記載の画像処理装置。

【請求項4】 前記補正手段は、前記入力されたカラー画像信号をルックアップテーブルにより補正することを特徴とする請求項1記載の画像処理装置。

【請求項5】 前記補正手段は、前記入力されたカラー画像信号の色区間を変換する変換手段を有することを特徴とする請求項1記載の画像処理装置。

【請求項6】 前記判定手段は、特定原稿の特徴を変更する変更手段を有することを特徴とする請求項1記載の画像処理装置。

【請求項7】 さらに原稿を読み取り、カラー画像信号を得る画像読み取り手段を有することを特徴とする請求項1から4のいずれかひとつに記載の画像処理装置。

【請求項8】 さらにカラー画像信号を入力する入力手段を有することを特徴とする請求項1から4のいずれかひとつに記載の画像処理装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、特に特定原稿の検出機能を設けた複写機等の画像処理装置に関するものである。

【0002】

【従来の技術】 近年、複写機の高画質化、カラー化にともない、本来複写されるべきでない特定原稿についての偽造の危険が生じている。複写機等の画像処理装置においての特定原稿の認識として、予め特定原稿の特徴データを装置内に保持し、入力された画像信号の特徴と比較し、特定原稿の有無を判定する方式が提案されている。

【0003】

【発明が解決しようとしている課題】 ところが、上記従来例においては、特定原稿の有無を判定する場合、画像処理装置に入力される画像信号の白レベル/黒レベルの基準値や入力カラー画像信号の持つ色空間等の特性が変わった場合、その各々に対し前記特徴データを変更しな

2

ければならず、装置ごとに個別の特徴データを変更しなければならず、さらに、ひとつ画像処理装置に対し、他のイメージスキャナやスチルビデオ、フィルムスキャナ、VTR等の機器により得られる複数種類の画像を入力し、それら全種類の画像に対する特定原稿の有無を判定を行なおうとした場合には、全種類の画像に対する特徴データを保持しなければならなかった。

【0004】 本発明は、上述した従来例の欠点に鑑みてなされたものであり、その目的とするところは、異なる入力機器からの画像入力があっても、同一の特定原稿の特徴データによって特定原稿の判定を行うことができる画像処理装置を提供する点にある。

【0005】

【問題を解決するための手段】 上述した課題を解決し、目的を達成するため、本発明に係る画像処理装置は、入力されたカラー画像信号の特性を補正し、補正画像信号を得る補正手段と、前記補正手段により得られた補正画像信号中の特徴を抽出する抽出手段と、前記抽出手段により抽出された特徴と予め用意された特定原稿の特徴との類似度を判定する判定手段と、前記判定手段により判定された類似度に応じて前記入力されたカラー画像信号の処理内容を変更する変更手段とを備える。

【0006】

【作用】 かかる構成によれば、補正手段は、入力されたカラー画像信号の特性を所定の補正内容に応じて補正し、補正画像信号を得て、抽出手段は補正手段により得られた補正画像信号中の特徴を抽出し、判定手段は抽出手段により抽出された特徴と予め用意された特定原稿の特徴との類似度を判定し、変更手段は判定手段により判定された類似度に応じて前記入力されたカラー画像信号の処理内容を変更する。

【0007】

【実施例】 以下に、添付図面を参照して、本発明の好適な実施例を詳細に説明する。以下の実施例では、本発明の適用例として、カラー複写機の例が示されるが、本発明はこれに限るものではなく、他の種々の装置に適用できることは勿論である。また本発明を適用できる各装置は、偽造防止として、紙幣、有価証券等の特定原稿を対称とする。

＜第1の実施例＞ 【装置概観】 図2は本発明の第1の実施例によるカラー複写機の内部構成を概略的に示す側断面図である。図2において、201はイメージスキャナ部であり、原稿を読み取り、デジタル信号処理を行なう部分である。又、202はプリンタ部であり、イメージスキャナ部201によって読み取られた原稿画像に対応した画像を用紙にフルカラーでプリント出力する部分である。

【0008】 イメージスキャナ部201において、200は鏡面圧板であり、原稿第ガラス（以下プラテン）203上の原稿204は、ランプ205で照射され、ミラ

3

ー206、207、208に導かれ、レンズ209によって、3ラインセンサ（以下CCD）210上に像を結び、フルカラー情報レッド（R）、グリーン（G）、ブルー（B）成分として信号処理部211に送られる。尚、ランプ205、ミラー206は速度 v で、ミラー207、208は速度 $1/2v$ でラインセンサの電気的走査（主走査）方向に対して垂直方向に機械的に動くことによって、原稿前面を走査（副走査）する。

【0009】信号処理部211においては、読み取られた画像信号を電気的に処理し、マゼンタ（M）、シアン（C）、イエロー（Y）、ブラック（Bk）の各成分に分解し、プリンタ部202に送る。又、イメージスキャナ部201における一回の原稿走査につき、M、C、Y、Bkのうちひとつの成分がプリンタ部202に送られ、計4回の原稿走査によって、一回のプリンタアウトが完成する。

【0010】イメージスキャナ部201より送られてくるM、C、Y、Bkの各画像信号は、レーザドライバ212に送られる。レーザドライバ212は、送られてきた画像信号に応じて、半導体レーザ213を変調駆動する。レーザ光は、ポリゴンミラー214、 $f-\theta$ レンズ215、ミラー216を介し、感光ドラム217上を走査する。

【0011】218は回転現像器であり、マゼンタ現像部219、シアン現像部220、イエロー現像部221、ブラック現像部222より構成され、4つの現像部が交互に感光ドラム217に接し、感光ドラム217上に形成された静電現像をトナーで現像する。223は転写ドラムであり、用紙カセット224又は225より供給される用紙をこの転写ドラム223に巻き付け、感光ドラム上に現像された像を用紙に転写する。

【0012】このようにして、M、C、Y、Bkの4色が順次転写された後に、用紙は、定着ユニット226を通過して、トナーが用紙に定着された後に排紙される。又、227はICカードであり、イメージスキャナ部201に組み込まれているカードリーダー228に挿入することにより、ICカード227に保持されている情報を装置に転送することができる。

【0013】250は本実施例による操作部で、複写動作の各種指示や後述の暗証入力等の操作を行う部分である。

【イメージスキャナ】図7は第1の実施例によるイメージスキャナ部201の構成を示すブロック図である。同図において、210-1、210-2、210-3はそれぞれ、レッド（R）、グリーン（G）、ブルー（B）、の分光感度特性を持つCCD（個体撮像素子）ラインセンサであり、A/D変換された後にそれぞれ8ビット出力0～255の信号が出力される。

【0014】本実施例において用いられるCCDラインセンサ210-1、210-2、210-3は、一定の

4

距離を隔てて配置されているため、ディレイ素子401及び402においてその空間的ずれが補正される。403、404、405はlog変換器であり、ルックアップテーブルROM又はRAMにより構成され、輝度信号が濃度信号に変換される。406は公知のマスキング及びURC（下色除去）回路であり、詳しい説明は省略するが、入力された3信号により、出力のためのマゼンタ（M）、シアン（C）、イエロー（Y）、ブラック（Bk）の各信号各読取り動作の度に、面順次に所定のビット長例えば8ビットで出力される。

【0015】ここで、CNO信号は、2ビットの面順次信号であり、Y、M、C、Bkの各色画像のプリントのための4回の読取り動作（スキャニング動作）の順番を示す制御信号である。以下の表1に、CNO信号とプリント出力との関係を示す。表1の関係に従って、マスキング/URC回路406の動作条件は切換えられる。

【0016】

【表1】

CNO 信号	プリント出力
0	マゼンタ（M）
1	シアン（C）
2	イエロー（Y）
3	ブラック（Bk）

【0017】407は、公知の空間フィルタ回路であり、出力信号の空間周波数特性（MTF）の補正を行なう。408は、濃度変換回路であり、プリンタ部202の持つ濃度特性を補正するものであり、403～405のlog変換器と同様なROM又はRAMで構成される。409は特定原稿の判定回路であり、原稿上に置かれた原稿が複数の特定原稿のうち少なくともひとつであるか否かの判定を行ない、判定信号Hが“0”又は“1”の1ビットで出力される。即ち、複数の特定原稿の内すくなくともひとつを読み込み中である場合には、H=“1”を出力し、そうでない場合には、H=“0”を出力する。

【0018】さらに、判定回路409にも前述のCNO信号が入力され、4回の読取り動作のそれぞれについて、判定基準を切り替えて異なる特定原稿についての判定を行なうことができる。410はORゲート回路であり、濃度変換回路408の8ビット出力Vに対し、それぞれ判定回路409の出力である判定信号Hと論理ORが取られ、V'を出力する。

【0019】結果として、判定信号H=“1”の時、即ち、特定原稿を読み取っていると判定された場合には、入力信号Vの値に関わらずに出力は $V' = FF/255$

5

(255)となり、判定信号H=0の時、即ち、特定原稿を読み取っていないと判定された場合には、入力信号Vの値がそのまま出力信号V'として出力される。

【0020】ここで、カードリーダ228からの情報によって、判定回路409の判定条件を変更することができる。この判定条件の変更方法については、後述する。

【判定回路】図1は第1の実施例による判定回路409の構成を示すブロック図である。同図において、301は後述の図4に示す間引き回路であり、判定回路409の処理回路の付加を軽減するために、データを間引き、R、G、B信号より、間引かれたR'、G'、B'信号より、補正されたR''、G''、B''信号を得る。

【0021】310は、色味マッチング回路であり、色味マッチング・ルックアップテーブルRAM(以下「LUT」という)302、トライステートゲート311、312、313、インバータ314、制御回路315、RAM302の記憶内容を装置本体の電源のオン・オフの状態に関わらず保持するためのバッテリー316より構成される。

【0022】LUT302には、複数種類の特定原稿との色味のマッチングを行なうべく、予め32種類の特定原稿について、その色味分布を調べ、当該画素の色味が、それら特定原稿の色味と一致するか否かの判定結果が保持され、かつ、バッテリー316により、装置本体の電源が切られた場合でもその内容は保持されている。ここで、32種類の特定原稿とは、M、C、Y、Bkの色画像形成用の計4回のスキャニング動作のそれぞれにそれぞれ8種類の特定原稿の判定を割り当てた場合の合計である。

【0023】制御回路315は、制御信号としてMSEL信号及びWE信号を出力し、LUT302の読み書き制御及びトライステートゲート311、312、313の制御を行なう。制御回路315の制御には、

(1) LUT302がルックアップテーブルとして動作する通常制御モード

(2) LUT302を書き換えるRAM書き換え制御モード

の2つの制御モードがある。

【0024】通常制御モードにおいては、制御回路315は、MSEL信号を'1'に固定することで、トライステートゲート311をイネーブル状態にし、トライステートゲート312及び313をディセーブル状態に視、LUT302のOE(Output Enable)端子を'0'にする。さらにWE(Write Enable)信号を'0'に固定することにより、LUT302のデータ出力をイネーブル状態にすることで、LUT302は、ルックアップテーブルとして作用する。

【0025】即ち、LUT302には、アドレスの上位2ビットに面順次信号であるCNO信号が、下位15ビットに間引かれたRGB各色の画像信号の上位5ビット

6

ずつがそれぞれ入力される。各面順次信号CNOの値0~3においてそれぞれ、当該画素の色味が8種類の特定原稿における色味と一致するか否かを8ビットのデータに対応させて同時に出力し、4回の読取り走査において合計32種類の特定原稿についての判定が行なわれる。

【0026】303-1、303-2、・・・、303-8はそれぞれ同様のハードウェアで構成される色味判定回路であり、積分器306、レジスタ307、比較器308より構成され、それぞれ特定原稿が原稿中に存在するか否かの判定をする。309は、論理OR回路であり、色味判定回路303-1、303-2~303-8の出力のうちひとつ以上で、対象とする特定原稿が存在すると判定された場合、出力"1"を判定信号Hとして出力する。

【0027】一方、RAM書き換え制御モードにおいては、制御回路315は、カードリーダ228より転送されたデータに基づき、LUT302を書き換える。即ち、MSEL信号を'0'に固定することで、トライステートゲート311をディセーブル状態にし、トライステートゲート312及び313をイネーブル状態にする。さらに、LUT302のアドレスとしてA1信号、データとしてD1信号、LUT302のWE端子にWE信号を、図9に示されるタイミングで生成し、LUT302の保持内容を書き換えることができる。図9にA1、D1、WEの間のタイミングチャートを示す。

【0028】さらに、一端更新されたLUT302の内容は、バッテリー316によって、装置本体の電源とは独立に保持され、装置本体の電源が落とされても、次に更新されるまで保持されている。320は画像データ補正回路である。

【画像データ補正回路】図3は第1の実施例による画像データ補正回路320の構成を示すブロック図である。

【0029】一般の画像読取り装置においては、画像信号の白レベル/黒レベルの値は、装置固有に決定されているが、その固有の特性を同一の特性に補正するのが、画像データ補正回路320であり、線形演算にて入力画像信号R'、G'、B'信号に対し、ゲイン/オフセットの補正がなされ、R''、G''、B''信号として出力される。

【0030】ここで、321はA、Bの入力に対して $A \times B / 32$ を出力するゲイン補正乗算器であり、323は、A、Bの入力に対して $A + B$ を出力するオフセット補正加算器であり、322は補正すべきゲインの値Grを量子化して保持するレジスタ、324は補正すべきオフセットの値Orを量子化して保持するレジスタである。ここで、加算器323の出力からは、 $R' \times Gr / 32 + Or$ なる出力が出力される。Grには予め0~63、Orには予め-32~+31までの所望の値がセットしてある。

【0031】325は、リミッタ回路であり、ゲイン及

7

びオフセットの補正結果が255より大きくなった場合には255を出力し、ゲイン及びオフセットの補正結果が負の値になった場合には0を出力する回路である。リミッタ回路325の出力8ビットの内、上位5ビットがR"信号として出力される。同様に、326はA、Bの入力に対して $A \times B / 32$ を出力するゲイン補正用の乗算器であり、328は、A、Bの入力に対して $A + B$ を出力するオフセット補正用の加算器であり、327は補正すべきゲインの値Ggを量子化して保持するレジスタ、329は補正すべきオフセットの値Ogを量子化して保持するレジスタである。ここで、加算器328の出力からは、 $G' \times Gg / 32 + Og$ なる出力が出力される。Ggには予め0~63、Ogには予め-32~+31までの所望の値がセットしてある。

【0032】330は、リミッタ回路であり、ゲイン及びオフセットの補正結果が255より大きくなった場合には255を出力し、ゲイン及びオフセットの補正結果が負の値になった場合には0を出力する回路である。リミッタ回路330の出力8ビットの内、上位5ビットがG"信号として出力される。同様に、331はA、Bの入力に対して $A \times B / 32$ を出力するゲイン補正用の乗算器であり、333は、A、Bの入力に対して $A + B$ を出力するオフセット補正用の加算器であり、332は補正すべきゲインの値Gbを量子化して保持するレジスタ、334は補正すべきオフセットの値Obを量子化して保持するレジスタである。ここで、加算器333の出力からは、 $B' \times Gr / 32 + Ob$ なる出力が出力される。Gbには予め0~63、Obには予め-32~+31までの所望の値がセットしてある。

【0033】335は、リミッタ回路であり、ゲイン及びオフセットの補正結果が255より大きくなった場合には255を出力し、ゲイン及びオフセットの補正結果が負の値になった場合には0を出力する回路である。リミッタ回路335の出力8ビットの内、上位5ビットがB"信号として出力される。

【タイミングチャート】図4は第1の実施例による間引き回路301の構成を示すブロック図であり、図5は第1の実施例による分周回路310の構成を示すブロック図であり、図8は第1の実施例の通常制御モードにおける主走査方向の信号のタイミングチャートである。

【0034】図8において、HSYNCは、主走査同期信号であり、主走査開始の同期を取る信号である。CLKは、画像の転送クロックであり、本実施例における諸々の画像処理の基本クロックである。CLK'は、CLKを1/4分周したものであり、判定回路409における基本クロックとなる。SEL信号は、前述の間引き回路301で用いられるタイミング信号である。CLK'、SEL信号のそれぞれは、図5に示される分周回

8

路310で生成される。

【0035】ここで、間引き回路301及び分周回路310について説明する。図4において、455~457、461~466はフリップフロップ、458~460はセレクタをそれぞれ示し、図5において、451、453はインバータ、452は2ビットカウンタ、454はANDゲートをそれぞれ示している。ここで、フリップフロップ455、456、457及び461、462、463、セレクタ458、459、460はCLKのタイミングでデータを保持し、フリップフロップ464、465、466はCLK'でデータを保持する。

【0036】分周回路310において、2ビットカウンタ452は、主走査同期信号であるHSYNCにより、クリア（初期化）された後、CLKをカウントし、2ビットでそのカウント値を出力する（D0、D1）。その上位ビットD1がCLK'として出力され、下位ビットD0の反転信号と上位ビットD1との論理積がSEL信号として出力される。

【0037】その結果、間引き回路301においては、図8に示す様に、CLKで転送されるR（またはG、B）信号の中から、1/4の割合で間引かれ、且つ、CLK'に同期をとられた、R'（またはG'、B'）信号を得ることができる。

【積分器】図6は第1の実施例による積分器306の構成を示すブロック図であり、図10及び図11は第1の実施例による積分器306の入出力を示す図である。本積分器306は、判定回路310の判定結果x、1、j（iは主走査座標、jは副走査座標）を2次元に積分し判定結果のノイズを除去するものである。

【0038】図6において、501、502及び507はCLK'の立上がりタイミングでデータを保持するフリップフロップである。503、504は乗算器であり、8ビットの2入力信号（A、B）を入力し、乗算結果として8ビットの信号（ $A \times B / 256$ ）を出力する。505も乗算器であり、1ビットの入力信号（A）及び8ビットの入力信号（B）を入力し、乗算結果として8ビットの出力信号（ $A \times B$ ）を出力する。

【0039】506は加算器であり、8ビットの2入力信号（A、B）を入力し、加算結果として8ビットの信号（ $A + B$ ）を出力する。508はFIFO（First In First Out）メモリ（以下「FIFO」という）であり、1ラインの画素数をn画素とした場合にn-1画素の遅延を与え、 $y_{i-1,j}$ が入力されているとき、 $y_{i,j-1}$ を出力する。

【0040】結果として、本積分器においては、2値入力信号 $x_{i,j}$ に対し、8ビットの出力信号 $y_{i,j}$ は、次式（1）で表わされ、2次元のIIR（Infinite Impulse Response）フィルタとして動作する。式（1）は、

$$y_{i,j} = (\alpha / 256) y_{i-1,j} + (\beta / 256) y_{i,j-1} + \gamma \cdot x_{i,j} \quad \dots (1)$$

である。ここで α 、 β 及び γ は予め設定されている定数であり、これらの値の大きさによって積分器の諸特性が決定される。

【0041】例えば、 $\alpha=124$ 、 $\beta=124$ 、 $\gamma=8$ の場合において、図10に示されるような入力 $x_{i,j}$ に対して、図11に示されるような出力 $y_{i,j}$ が出力される。ここで、横軸は、 i （主走査位置）または j （副走査位置）であり、主走査及び副走査のいずれの断面で見ても同様の特性を示す。ここで、701、702の点の様に、周囲がほとんど“0”デュアルにもかかわらず“1”出あるような入力や、703の点の様に、周囲がほとんど“1”であるにもかかわらず“0”であるような入力は、ノイズ（雑音）であると考えられる。これを積分器で処理し、図1のレジスタ307に、704に示すような適当な閾値をセットし、これで積分器の出力 $y_{i,j}$ を2値化することによって、ノイズ（雑音）を除去することができる。

【0042】〔処理結果〕図12は第1の実施例における処理の結果の一例を示す図である。図12において、801は原稿であり、画像の一部に本装置において判定されるべき特定原稿803が存在する。これを本装置において複写した場合の出力結果が802である。特定原稿803に相当する部分においては、804に示される用に、例えば $VNO=0$ のときにはマゼンタ（M）色で、 $VNO=1$ のときにはシアン（C）色で、 $VNO=2$ のときにはイエロー（Y）色で、 $VNO=3$ のときにはブラック（Bk）色で塗り潰され、結果として、特定原稿803の部分は、正常に複写できないことになる。

【0043】〔RAMデータ更新手順〕LUT302のデータはその性質上、容易に更新されるべきものではない。即ち、容易に誰にでも更新可能とした場合、故意に改竄され悪用される機器製があるためである。従って、本実施例においては、ICカードの挿入のみならず、一般には公開されていない暗証を以下に説明する操作部250により入力することで、その危険性を避けている。

【0044】図13は第1の実施例による操作部250の操作面を示す上面図である。同図において、901は、装置全面に配置された操作部であり、902はテンキー、903は複写動作を開始するためのコピースタートキー、904は設定されたモードを初期化するためのリセットキー、905は諸モードを設定するタッチパネル付の液晶表示部である。

【0045】ここで暗証の入力は、テンキー902によって入力される。即ち、予め設定されている暗証を、例えば、*、2、0、4、2、9、C、*の順で入力する。図14は第1の実施例によるLUT302の書換手順を説明するフローチャートである。ステップS1001で、所定のICカードが挿入されているかどうかを判定し、もし所定のICカードが挿入されていれば、次のステップS1002に進む。ステップS1002では、

暗証が入力されていたかどうかの判定がなされる。もし、暗証が正しく入力されていなかった場合には、最初のステップS1001に戻り、一方、暗証が正しく入力された場合に初めて、ステップS1003でLUT302の内容が更新される。

【0046】以上発明した様に、第1の実施例においては、入力画像信号の特性を補正する機能を設け、種々の特性の画像信号に対し、特性を補正することにより、同一の特性をもつ様に画像信号の補正を行うことで、異なる入力機器からの画像入力があっても、同一の特定原稿の特徴データによって特定原稿の判定を行うことができる。

<第2の実施例>さて、第2の実施例のカラー複写機の全体の構成は、第1の実施例と同様のため、説明を省略し、異なる構成及び機能について詳述する。

（LUTによる補正）第1の実施例においては、入力画像信号に対し、線形演算回路によってゲイン／オフセットの補正を行ったが、本発明はこれに限るものではなく、以下に説明する第2の実施例を適用できる。

【0047】図15は第2の実施例における画像データ補正回路の構成を示すブロック図である。同図において、1101は、RAM（書き換え可能なメモリ）であり、補正前の R' 信号がアドレスA7～A0に有力されその補正結果が出力される様に、予め図示されないCPUによって補正のテーブルが書き込んである。同様に1102及び1103もRAMであり、それぞれ補正前の G' 信号／ B' 信号を補正し、 G'' 信号／ B'' 信号を得る。

【0048】このように、RAM1101～1103のようなルックアップテーブルの補正によれば、一般に演算で行うことが難しい非線形の補正を含め、任意の補正を行うことが可能で、応用が広がるという利点がある。

<第3の実施例>さて、第3の実施例のカラー複写機の全体の構成は、第1の実施例と同様のため、説明を省略し、異なる構成及び機能について詳述する。

（色空間の補正）図16は第3の実施例によるイメージスキャナ部201の構成を示すブロック図である。図16においては、図7と同様の回路構成に対して、同一の番号を付して示す。図16において、411は外部インタフェース部であり、スチルビデオ、フィルムスキャナ、他のイメージスキャナ、コンピュータグラフィック等の画像信号を入力する部分であり、412はセクタであり、図示されないCPUよりの制御信号SELによって外部機器からの画像信号と、CCDラインセンサ210-1～210-3による読み取り信号を切り替える。ここで、これらの多種多様な画像信号においては、それぞれのカラー画像信号を規定する色空間もそれぞれに異なるために、それぞれに適した補正が必要になる。

【0049】図17は第1の実施例による補正回路の構成を示すブロック図である。図17に示す補正回路は、

11

補正前の R' 、 G' 、 B' 信号に対し補正し、 R'' 、 G'' 、 B'' 信号を生成する。1301、1302、1303は、図15の1101、1102、1103と同様のルックアップテーブルRAMであり、 R' 、 G' 、 B' 信号を非線形補正する。また、1304は、マスキ*

12

ング演算回路であり、次式(2)で示される 3×3 の線形マスキング演算が成される。即ち、

【0050】

【数1】

$$\begin{bmatrix} R'' \\ G'' \\ B'' \end{bmatrix} = \begin{bmatrix} a_{11} & a_{12} & a_{13} \\ a_{21} & a_{22} & a_{23} \\ a_{31} & a_{32} & a_{33} \end{bmatrix} \begin{bmatrix} R' \\ G' \\ B' \end{bmatrix}$$

… (2)

【0051】である。また、1301'、1302'、1303'、1304'は夫々1301、1302、1303、1304と異なる特性で同様の補正を行う。これらのルックアップテーブル及びマスキング演算によって、様々な種類の画像信号においても、同一の特徴データによって、特定原稿の有無の判定が可能になる。ここで図17の回路は、セクタ412の内部に設けられ、外部インターフェース部411からの入力とイメージスキャナ部201からの入力に対して、異なる補正を行うように補正特性が設定されている。最終的にいずれか一方の出力 R'' 、 G'' 、 B'' が選択される。尚、本発明は、複数の機器から構成されるシステムに適用しても1つの機器から成る装置に適用しても良い。また、本発明は、システム或は装置にプログラムを供給することによって達成される場合にも適用できることはいうまでもない。

【0052】なお上述した各実施例では、レーザービームプリンタを例に説明したが、本発明はこれに限定されるものではなく、インクジェットプリンタ、熱転写プリンタにも適用可能である。特に、熱エネルギーによる膜沸騰を利用して液滴を吐出させるタイプのヘッドを用いるいわゆるバブルジェット方式のプリンタでもよい。

【0053】

【発明の効果】以上発明した様に、本発明においては、異なる入力機器からの画像入力があっても、同一の特定原稿の特徴データによって特定原稿の判定を行うことができる。

【図面の簡単な説明】

【図1】第1の実施例による判定回路409の構成を示すブロック図である。

【図2】本発明の第1の実施例によるカラー複写機の内蔵構成を概略的に示す側断面図である。

【図3】第1の実施例による画像データ補正回路320の構成を示すブロック図である。

【図4】第1の実施例による間引き回路301の構成を

示すブロック図である。

【図5】第1の実施例による分周回路310の構成を示すブロック図である。

【図6】第1の実施例による積分器306の構成を示すブロック図である。

【図7】第1の実施例によるイメージスキャナ部201の構成を示すブロック図である。

【図8】第1の実施例の通常制御モードにおける主走査方向の信号のタイミングチャートである。

【図9】A1、D1、WEの間のタイミングチャートである。

【図10】第1の実施例による積分器306の入出力を示す図である。

【図11】第1の実施例による積分器306の入出力を示す図である。

【図12】第1の実施例における処理の結果の一例を示す図である。

【図13】第1の実施例による操作部250の操作面を示す上面図である。

【図14】第1の実施例によるLUT302の書換手順を説明するフローチャートである。

【図15】第2の実施例における画像データ補正回路の構成を示すブロック図である。

【図16】第3の実施例によるイメージスキャナ部201の構成を示すブロック図である。

【図17】第1の実施例による補正回路の構成を示すブロック図である。

【符号の説明】

201 イメージスキャナ

202 プリンタ

200 鏡面圧板

203 プラテン

204 原稿

205 ランプ

206、207、208 ミラー


13

14


- 2 0 9 レンズ
2 1 0 CCD
2 1 1 信号処理部
2 1 2 レーザドライバ
2 1 3 半導体レーザ
2 1 4 ポリゴンミラー
2 1 5 f- θ レンズ
2 1 6 ミラー
2 1 7 感光ドラム
2 1 8 回転現像器
2 1 9 マゼンタ現像部
2 2 0 シアン現像部
2 2 1 イエロー現像部
2 2 2 ブラック現像部
2 2 3 転写ドラム
2 2 4, 2 2 5 用紙カセット

- 2 2 6 定着ユニット
- 2 2 7 I Cカード
- 2 2 8 カードリーダー
- 3 0 1 間引き回路
- 3 0 3-1 ~ 3 0 3-8 色味判定回路
- 3 0 6 積分器
- 3 0 7 レジスタ
- 3 0 8 比較器
- 3 0 9 論理OR回路
- 10 3 1 0 分周回路
- 3 1 1, 3 1 2, 3 1 3 トライステートゲート
- 3 1 4 インバータ
- 3 1 5 制御回路
- 3 1 6 バッテリ
- 3 2 0 画像データ補正回路


【図2】




【图 5】




【图 9】




【图 17】




【図3】




【図4】




【図8】




【図6】




【図7】




【図10】




【図11】




【図12】




【図15】




【図13】



【図14】



【図16】



フロントページの続き

(72)発明者 太田 健一
東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内

(72)発明者 太田 英二
東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内